6.3
深览指数
产品智东西·刘 煜··AI 生成
启芯宸光陈文超：半导体数据不出域，38个智能体如何打通芯片设计“黑盒”
启芯宸光副总裁陈文超在2026中国AI智能体大会上介绍了其DeepChip平台，通过38个智能体和500GB以上知识库，将AI应用于芯片设计、测试、人才培养等环节，声称实现人均效率20倍提升、测试程序编写从1个月缩短至1-2天。该方案的核心壁垒在于半导体数据严格保密（不出域）的行业特性，因此采用本地化部署而非通用大模型。文章中提供了具体客户案例（中航体系漏洞排查1小时找出23个漏洞）和性能数据，但也坦诚了自研模型（XCore）能力已被通用大模型追平的现实，此为本文隐含的局限。原文 ↗
核心观点
- ▍在半导体数据严格保密、无法外传的行业刚性约束下，AI落地必须走本地化部署+行业专用智能体路线，通用公有模型无法直接应用。
- ▍DeepChip平台通过封装38个智能体、500GB以上知识库，结合工具链编排（EDA工具串联），实现了芯片设计全流程的AI介入，声称效率提升20倍。
- 01DeepChip平台涵盖四大场景：设计环境（DeepEDA，适配国内外主流EDA工具）、芯片设计（DeepIP，含AI Agent与知识库）、芯片测试（DeepATE）、人才培养（DeepEDU）。
- 02在FPGA场景，系统可实现会议纪要/芯片手册→系统设计→FIFO/PCle代码生成→自动仿真→可综合校验的全流程AI化。
- 03中航体系客户考核中，将芯片手册与RTL代码导入平台，1小时内精准找出23个漏洞，传统人工需耗时一个月。
- 04与国内测试机台厂家华兴源创合作，芯片测试程序编写周期从约一个月缩短至1-2天，并计划2026年底在苏州落地全AI黑灯测试工厂。
- 05在高校人才培养方面采用“一基地四中心”模式，配套2万多门课程，形成产教融合闭环。
反方 / 局限
- — 文章坦诚自研模型（XCore）的核心能力已被GPT、Claude等通用大模型追平，公司战略从自研模型转向保障AI输出可靠性（解决幻觉问题）和串联工具链。
- — 文章主要展示成功案例和效率提升数据，但未提及38个智能体在更复杂、更高端芯片设计（如先进制程SoC）上的实际表现或局限性。
- — 演讲为产品宣传性质，数据（如人均效率20倍）依赖客户现场实测，缺乏第三方独立验证，且未给出自动化率91.5%的具体计算口径。
启芯宸光陈文超DeepChipDeepEDADeepIPDeepATEDeepEDUXCore华兴源创中科院中汽研FPGADFTRTL2026中国AI智能体大会SynopsysCadenceSiemens EDA华大九天概伦电子
14 分钟 · 4 卡片 · 10 资料
读原文 →