8.0
深览指数
科技虎嗅·歪睿老哥©··AI 生成
从麒麟9030看中国半导体的“非EUV生存法则”：晶体管、鳍片与金属层全透视
基于SemiAnalysis对华为Mate 80 Pro上麒麟9030的芯片拆解报告，本文细致分析了中芯国际N+3工艺的真实水平。文章指出，N+3在没有EUV光刻机的情况下，通过自对准四重曝光（SAQP）和设计-技术协同优化（DTCO）技术，在晶体管密度上略超台积电N6，鳍片高宽比也优于N6。但代价是工艺余量被压缩，金属层图案化复杂度极高。文章还剖析了华为CPU、GPU、NPU等模块的设计进化，揭示了性能虽在逐步追赶、但与最新旗舰仍有代差，且功耗控制受限的现实。适合对半导体工艺、国产芯片技术路径感兴趣的深度读者阅读。原文 ↗
核心观点
- ▍中芯国际 N+3 工艺在没有 EUV 光刻机的情况下，通过密集的 DUV 多重曝光和 DTCO（设计-技术协同优化）技术，实现了晶体管密度（113.4 MTr/mm²）对台积电 N6（107.7 MTr/mm²）的微弱反超。
- ▍麒麟 9030 的 M0 pitch（32.5nm）虽小于 Intel 18A（36nm），但这是被精心挑选的单一指标，Intel 因采用背面供电技术而主动增大了 M0 间距，属于取舍而非落后。
- 01N+3 的鳍片高宽比达到 9.5:1，优于台积电 N6 的 7.8:1，顶部圆角半径也更小（2nm vs 2.8nm），几何形状更接近理想矩形。
- 02N+3 采用接触有源栅极（COAG）和单扩散断裂（SDB）两项关键 DTCO 技术，使标准单元高度降至 228nm，比 N+2 缩小 9.5%。
- 03在底层金属层，为实现 32.5nm 的 M0 间距，N+3 必须使用自对准四重曝光（SAQP），代价是 M0 沟槽侧壁明显倾斜，工艺余量被压缩到极限。
- 04麒麟 9030 的 GPU（Maleoon 935）进步最大，3DMark Wild Life Extreme 性能提升 70%，已超过骁龙 8+ Gen1 和天玑 9200，但相比最新旗舰骁龙 8 Elite 仍有 2.4 倍差距。
- 05麒麟 9030 的 CPU 大核单周整数性能相当于 2021 年 ARM Cortex-X2 水平，而苹果 M1 的 E 核心（低功耗小核）整数性能比这个“大核”高 20%，功耗仅为 1W（华为大核需 4.5W）。
- 06NPU 从 1Lite+1Tiny 重回 1Lite+2Tiny 多核路线；内存封装中发现长鑫存储（CXMT）的 DRAM 颗粒已进入华为旗舰供应链。
- 07华为在 ISCAS 2026 上公布了 τ 缩放定律和 LogicFolding 技术，旨在通过垂直堆叠逻辑电路来解决平面密度瓶颈，计划到 2031 年大核频率拉至 5GHz。
反方 / 局限
- — N+3 的 CPU 核心性能虽通过微架构优化有提升，但功耗表现不佳，中核甚至出现整数效率下降（-7%），受限于 N+3 工艺的电压-频率曲线。
- — 华为推出的 LogicFolding 密度计算口径与业界标准不同，按相同口径计算，AMD MI450X 在 2026 年的等效密度已远高于华为 2031 年的规划目标。
- — N+3 的工艺良率因多重曝光的极度复杂性而承受压力，TEM 图像显示金属层图案化已逼近 DUV 极限，向 N+4 和 N+5 推进的技术难度和制造成本都将急剧增加。
中芯国际 N+3 工艺麒麟 9030SemiAnalysis自对准四重曝光（SAQP）设计-技术协同优化（DTCO）LogicFolding接触有源栅极（COAG）背面供电（PowerVia）华为长鑫存储（CXMT）Intel 18A台积电 N6
28 分钟 · 3 卡片 · 9 资料
读原文 →