7.2
深览指数
科技腾讯新闻·半导体行业观察··AI 生成
CPO，不是终点，光互连终极目标曝光！
文章由 imec 光互连研究团队视角出发，梳理数据中心光互连从可插拔光器件（PO）到共封装光学（CPO），再到 3D 集成光学（OIO3D）的演进路线。核心判断是：铜互连在毫米级以上距离已触及功耗与信号完整性瓶颈，光互连必须逐步逼近芯片；可插拔光器件在本十年末仍将通往 3.2T，CPO 预计 2027/2028 年规模部署，而真正的终极形态是把光子层堆叠进晶圆堆叠的 OIO3D，目标带宽密度 10Tbps/mm、能效低于 1pJ/bit。文中给出了 imec 在 320Gbps O 波段链路、400Gbps GeSi EAM、BTO 300mm 集成等具体技术里程碑。原文 ↗
核心观点
- ▍铜基电气互连在毫米级以上距离面临功耗急剧上升、散热受限和信号完整性下降的根本瓶颈，光互连是扩展下一代 AI/ML 系统的关键路径，且必须逐步将光学器件从前面板推进到封装内、最终集成进晶圆堆叠。
- ▍光互连路线图呈三代并行演进：可插拔光器件（PO）仍是当前主力并向 1.6T/3.2T 渐进升级；CPO 作为快速窄带方案解决芯片级短距互连的 DSP 功耗与延迟问题，预计 2027/2028 年规模部署；OIO3D 是终极形态，仍处早期研发，首批概念验证样机预计 3-5 年问世。
- 01可插拔光器件凭借模块化、热插拔、多厂商互操作（QSFP/QSFP-DD/OSFP）和热稳定性，已从 100/200G 扩展至 400G/800G；第一代 1.6T 模块采用 200Gbps 单通道加八通道架构，正接近样品制作和早期部署。
- 02imec 与根特大学展示了两项世界首创：在 2 公里单模光纤上实现 320Gbps O 波段无放大光链路，采用 100GHz 锗光电二极管与微转移印刷薄膜铌酸锂 MZM 集成到 SiPho 平台；并首次在硅光集成电路上异质集成 LiTaO₃ 调制器。
- 032025 年 10 月 imec 发布频率超过 110GHz 的 C 波段 GeSi 电吸收调制器（EAM），基于弗朗茨-凯尔迪什效应，实现单通道净速率 400Gbps，且与 300mm CMOS 兼容的 SiPho 平台无缝集成。
- 04CPO 领域（OIO2.5D）imec 目标是将光引擎容量从 1.6T/3.2T 扩展到 6.4T 乃至 12.8T，实现 400Gbps 通道速率、接近每毫米 1Tbps 的带宽密度和 5pJ/bit 能效，未来几代目标 3pJ/bit。
- 05OIO3D 依赖芯片到晶圆和晶圆到晶圆的混合键合实现超细间距垂直互连，目标带宽密度接近或超过 10Tbps/mm、能效远低于 1pJ/bit、延迟低于 100ns；晶圆级激光器集成采用量子点 GaAs/Si 异质 III-V 材料，欧盟芯片法案试点项目正在探索。
- 062026 年 1 月 Veeco 与 imec 宣布 300mm 大批量生产兼容工艺，通过分子束外延（MBE）在硅衬底上生长单晶钛酸钡（BTO）薄膜，用于高速低功耗调制器，覆盖光收发器、量子光子学、激光雷达和 AR/VR 等领域。
反方 / 局限
- — CPO 的集成复杂性是主要挑战：需要光子集成电路、电子集成电路、开关 ASIC、光纤耦合、热管理和先进封装的紧密协同设计，远非可插拔光器件的独立模块可比；早期 CPO 仍依赖外部激光器，需更高输出功率补偿光损耗，封装更复杂且需额外光纤连接器。
- — 3.2T 可插拔模块和 OIO3D 所需的高性能电光材料（如铌酸锂、钽酸锂、BTO）的异质集成在规模化量产上仍面临成本、均匀性和工艺复杂性挑战，微转移印刷和 MBE 工艺从实验室到大规模生产尚需进一步研究。
- — 极限可插拔光器件（XPO）概念虽可将容量提升至 12.8T，但会显著增加系统复杂性并需要液冷，目前影响成本和实际部署；可插拔光器件并非解决所有挑战的万能方案。
imec根特大学Veeco Instruments可插拔光器件（PO）共封装光学（CPO）3D 集成光学（OIO3D）硅光子学（SiPho）微转移印刷铌酸锂（LiNbO₃）钽酸锂（LiTaO₃）钛酸钡（BTO）GeSi 电吸收调制器（EAM）OIO2.5D混合键合欧盟芯片法案
15 分钟 · 6 卡片 · 10 资料
读原文 →